diff options
Diffstat (limited to 'capstone/arch/ARM/ARMMappingInsnName.inc')
| -rw-r--r-- | capstone/arch/ARM/ARMMappingInsnName.inc | 475 |
1 files changed, 475 insertions, 0 deletions
diff --git a/capstone/arch/ARM/ARMMappingInsnName.inc b/capstone/arch/ARM/ARMMappingInsnName.inc new file mode 100644 index 000000000..405d03fbb --- /dev/null +++ b/capstone/arch/ARM/ARMMappingInsnName.inc @@ -0,0 +1,475 @@ +/* Capstone Disassembly Engine, http://www.capstone-engine.org */ +/* This is auto-gen data for Capstone disassembly engine (www.capstone-engine.org) */ +/* By Nguyen Anh Quynh <aquynh@gmail.com>, 2013-2019 */ + + "adc", // ARM_INS_ADC, + "add", // ARM_INS_ADD, + "addw", // ARM_INS_ADDW, + "adr", // ARM_INS_ADR, + "aesd", // ARM_INS_AESD, + "aese", // ARM_INS_AESE, + "aesimc", // ARM_INS_AESIMC, + "aesmc", // ARM_INS_AESMC, + "and", // ARM_INS_AND, + "asr", // ARM_INS_ASR, + "b", // ARM_INS_B, + "bfc", // ARM_INS_BFC, + "bfi", // ARM_INS_BFI, + "bic", // ARM_INS_BIC, + "bkpt", // ARM_INS_BKPT, + "bl", // ARM_INS_BL, + "blx", // ARM_INS_BLX, + "blxns", // ARM_INS_BLXNS, + "bx", // ARM_INS_BX, + "bxj", // ARM_INS_BXJ, + "bxns", // ARM_INS_BXNS, + "cbnz", // ARM_INS_CBNZ, + "cbz", // ARM_INS_CBZ, + "cdp", // ARM_INS_CDP, + "cdp2", // ARM_INS_CDP2, + "clrex", // ARM_INS_CLREX, + "clz", // ARM_INS_CLZ, + "cmn", // ARM_INS_CMN, + "cmp", // ARM_INS_CMP, + "cps", // ARM_INS_CPS, + "crc32b", // ARM_INS_CRC32B, + "crc32cb", // ARM_INS_CRC32CB, + "crc32ch", // ARM_INS_CRC32CH, + "crc32cw", // ARM_INS_CRC32CW, + "crc32h", // ARM_INS_CRC32H, + "crc32w", // ARM_INS_CRC32W, + "csdb", // ARM_INS_CSDB, + "dbg", // ARM_INS_DBG, + "dcps1", // ARM_INS_DCPS1, + "dcps2", // ARM_INS_DCPS2, + "dcps3", // ARM_INS_DCPS3, + "dfb", // ARM_INS_DFB, + "dmb", // ARM_INS_DMB, + "dsb", // ARM_INS_DSB, + "eor", // ARM_INS_EOR, + "eret", // ARM_INS_ERET, + "esb", // ARM_INS_ESB, + "faddd", // ARM_INS_FADDD, + "fadds", // ARM_INS_FADDS, + "fcmpzd", // ARM_INS_FCMPZD, + "fcmpzs", // ARM_INS_FCMPZS, + "fconstd", // ARM_INS_FCONSTD, + "fconsts", // ARM_INS_FCONSTS, + "fldmdbx", // ARM_INS_FLDMDBX, + "fldmiax", // ARM_INS_FLDMIAX, + "fmdhr", // ARM_INS_FMDHR, + "fmdlr", // ARM_INS_FMDLR, + "fmstat", // ARM_INS_FMSTAT, + "fstmdbx", // ARM_INS_FSTMDBX, + "fstmiax", // ARM_INS_FSTMIAX, + "fsubd", // ARM_INS_FSUBD, + "fsubs", // ARM_INS_FSUBS, + "hint", // ARM_INS_HINT, + "hlt", // ARM_INS_HLT, + "hvc", // ARM_INS_HVC, + "isb", // ARM_INS_ISB, + "it", // ARM_INS_IT, + "lda", // ARM_INS_LDA, + "ldab", // ARM_INS_LDAB, + "ldaex", // ARM_INS_LDAEX, + "ldaexb", // ARM_INS_LDAEXB, + "ldaexd", // ARM_INS_LDAEXD, + "ldaexh", // ARM_INS_LDAEXH, + "ldah", // ARM_INS_LDAH, + "ldc", // ARM_INS_LDC, + "ldc2", // ARM_INS_LDC2, + "ldc2l", // ARM_INS_LDC2L, + "ldcl", // ARM_INS_LDCL, + "ldm", // ARM_INS_LDM, + "ldmda", // ARM_INS_LDMDA, + "ldmdb", // ARM_INS_LDMDB, + "ldmib", // ARM_INS_LDMIB, + "ldr", // ARM_INS_LDR, + "ldrb", // ARM_INS_LDRB, + "ldrbt", // ARM_INS_LDRBT, + "ldrd", // ARM_INS_LDRD, + "ldrex", // ARM_INS_LDREX, + "ldrexb", // ARM_INS_LDREXB, + "ldrexd", // ARM_INS_LDREXD, + "ldrexh", // ARM_INS_LDREXH, + "ldrh", // ARM_INS_LDRH, + "ldrht", // ARM_INS_LDRHT, + "ldrsb", // ARM_INS_LDRSB, + "ldrsbt", // ARM_INS_LDRSBT, + "ldrsh", // ARM_INS_LDRSH, + "ldrsht", // ARM_INS_LDRSHT, + "ldrt", // ARM_INS_LDRT, + "lsl", // ARM_INS_LSL, + "lsr", // ARM_INS_LSR, + "mcr", // ARM_INS_MCR, + "mcr2", // ARM_INS_MCR2, + "mcrr", // ARM_INS_MCRR, + "mcrr2", // ARM_INS_MCRR2, + "mla", // ARM_INS_MLA, + "mls", // ARM_INS_MLS, + "mov", // ARM_INS_MOV, + "movs", // ARM_INS_MOVS, + "movt", // ARM_INS_MOVT, + "movw", // ARM_INS_MOVW, + "mrc", // ARM_INS_MRC, + "mrc2", // ARM_INS_MRC2, + "mrrc", // ARM_INS_MRRC, + "mrrc2", // ARM_INS_MRRC2, + "mrs", // ARM_INS_MRS, + "msr", // ARM_INS_MSR, + "mul", // ARM_INS_MUL, + "mvn", // ARM_INS_MVN, + "neg", // ARM_INS_NEG, + "nop", // ARM_INS_NOP, + "orn", // ARM_INS_ORN, + "orr", // ARM_INS_ORR, + "pkhbt", // ARM_INS_PKHBT, + "pkhtb", // ARM_INS_PKHTB, + "pld", // ARM_INS_PLD, + "pldw", // ARM_INS_PLDW, + "pli", // ARM_INS_PLI, + "pop", // ARM_INS_POP, + "push", // ARM_INS_PUSH, + "qadd", // ARM_INS_QADD, + "qadd16", // ARM_INS_QADD16, + "qadd8", // ARM_INS_QADD8, + "qasx", // ARM_INS_QASX, + "qdadd", // ARM_INS_QDADD, + "qdsub", // ARM_INS_QDSUB, + "qsax", // ARM_INS_QSAX, + "qsub", // ARM_INS_QSUB, + "qsub16", // ARM_INS_QSUB16, + "qsub8", // ARM_INS_QSUB8, + "rbit", // ARM_INS_RBIT, + "rev", // ARM_INS_REV, + "rev16", // ARM_INS_REV16, + "revsh", // ARM_INS_REVSH, + "rfeda", // ARM_INS_RFEDA, + "rfedb", // ARM_INS_RFEDB, + "rfeia", // ARM_INS_RFEIA, + "rfeib", // ARM_INS_RFEIB, + "ror", // ARM_INS_ROR, + "rrx", // ARM_INS_RRX, + "rsb", // ARM_INS_RSB, + "rsc", // ARM_INS_RSC, + "sadd16", // ARM_INS_SADD16, + "sadd8", // ARM_INS_SADD8, + "sasx", // ARM_INS_SASX, + "sbc", // ARM_INS_SBC, + "sbfx", // ARM_INS_SBFX, + "sdiv", // ARM_INS_SDIV, + "sel", // ARM_INS_SEL, + "setend", // ARM_INS_SETEND, + "setpan", // ARM_INS_SETPAN, + "sev", // ARM_INS_SEV, + "sevl", // ARM_INS_SEVL, + "sg", // ARM_INS_SG, + "sha1c", // ARM_INS_SHA1C, + "sha1h", // ARM_INS_SHA1H, + "sha1m", // ARM_INS_SHA1M, + "sha1p", // ARM_INS_SHA1P, + "sha1su0", // ARM_INS_SHA1SU0, + "sha1su1", // ARM_INS_SHA1SU1, + "sha256h", // ARM_INS_SHA256H, + "sha256h2", // ARM_INS_SHA256H2, + "sha256su0", // ARM_INS_SHA256SU0, + "sha256su1", // ARM_INS_SHA256SU1, + "shadd16", // ARM_INS_SHADD16, + "shadd8", // ARM_INS_SHADD8, + "shasx", // ARM_INS_SHASX, + "shsax", // ARM_INS_SHSAX, + "shsub16", // ARM_INS_SHSUB16, + "shsub8", // ARM_INS_SHSUB8, + "smc", // ARM_INS_SMC, + "smlabb", // ARM_INS_SMLABB, + "smlabt", // ARM_INS_SMLABT, + "smlad", // ARM_INS_SMLAD, + "smladx", // ARM_INS_SMLADX, + "smlal", // ARM_INS_SMLAL, + "smlalbb", // ARM_INS_SMLALBB, + "smlalbt", // ARM_INS_SMLALBT, + "smlald", // ARM_INS_SMLALD, + "smlaldx", // ARM_INS_SMLALDX, + "smlaltb", // ARM_INS_SMLALTB, + "smlaltt", // ARM_INS_SMLALTT, + "smlatb", // ARM_INS_SMLATB, + "smlatt", // ARM_INS_SMLATT, + "smlawb", // ARM_INS_SMLAWB, + "smlawt", // ARM_INS_SMLAWT, + "smlsd", // ARM_INS_SMLSD, + "smlsdx", // ARM_INS_SMLSDX, + "smlsld", // ARM_INS_SMLSLD, + "smlsldx", // ARM_INS_SMLSLDX, + "smmla", // ARM_INS_SMMLA, + "smmlar", // ARM_INS_SMMLAR, + "smmls", // ARM_INS_SMMLS, + "smmlsr", // ARM_INS_SMMLSR, + "smmul", // ARM_INS_SMMUL, + "smmulr", // ARM_INS_SMMULR, + "smuad", // ARM_INS_SMUAD, + "smuadx", // ARM_INS_SMUADX, + "smulbb", // ARM_INS_SMULBB, + "smulbt", // ARM_INS_SMULBT, + "smull", // ARM_INS_SMULL, + "smultb", // ARM_INS_SMULTB, + "smultt", // ARM_INS_SMULTT, + "smulwb", // ARM_INS_SMULWB, + "smulwt", // ARM_INS_SMULWT, + "smusd", // ARM_INS_SMUSD, + "smusdx", // ARM_INS_SMUSDX, + "srsda", // ARM_INS_SRSDA, + "srsdb", // ARM_INS_SRSDB, + "srsia", // ARM_INS_SRSIA, + "srsib", // ARM_INS_SRSIB, + "ssat", // ARM_INS_SSAT, + "ssat16", // ARM_INS_SSAT16, + "ssax", // ARM_INS_SSAX, + "ssub16", // ARM_INS_SSUB16, + "ssub8", // ARM_INS_SSUB8, + "stc", // ARM_INS_STC, + "stc2", // ARM_INS_STC2, + "stc2l", // ARM_INS_STC2L, + "stcl", // ARM_INS_STCL, + "stl", // ARM_INS_STL, + "stlb", // ARM_INS_STLB, + "stlex", // ARM_INS_STLEX, + "stlexb", // ARM_INS_STLEXB, + "stlexd", // ARM_INS_STLEXD, + "stlexh", // ARM_INS_STLEXH, + "stlh", // ARM_INS_STLH, + "stm", // ARM_INS_STM, + "stmda", // ARM_INS_STMDA, + "stmdb", // ARM_INS_STMDB, + "stmib", // ARM_INS_STMIB, + "str", // ARM_INS_STR, + "strb", // ARM_INS_STRB, + "strbt", // ARM_INS_STRBT, + "strd", // ARM_INS_STRD, + "strex", // ARM_INS_STREX, + "strexb", // ARM_INS_STREXB, + "strexd", // ARM_INS_STREXD, + "strexh", // ARM_INS_STREXH, + "strh", // ARM_INS_STRH, + "strht", // ARM_INS_STRHT, + "strt", // ARM_INS_STRT, + "sub", // ARM_INS_SUB, + "subs", // ARM_INS_SUBS, + "subw", // ARM_INS_SUBW, + "svc", // ARM_INS_SVC, + "swp", // ARM_INS_SWP, + "swpb", // ARM_INS_SWPB, + "sxtab", // ARM_INS_SXTAB, + "sxtab16", // ARM_INS_SXTAB16, + "sxtah", // ARM_INS_SXTAH, + "sxtb", // ARM_INS_SXTB, + "sxtb16", // ARM_INS_SXTB16, + "sxth", // ARM_INS_SXTH, + "tbb", // ARM_INS_TBB, + "tbh", // ARM_INS_TBH, + "teq", // ARM_INS_TEQ, + "trap", // ARM_INS_TRAP, + "tsb", // ARM_INS_TSB, + "tst", // ARM_INS_TST, + "tt", // ARM_INS_TT, + "tta", // ARM_INS_TTA, + "ttat", // ARM_INS_TTAT, + "ttt", // ARM_INS_TTT, + "uadd16", // ARM_INS_UADD16, + "uadd8", // ARM_INS_UADD8, + "uasx", // ARM_INS_UASX, + "ubfx", // ARM_INS_UBFX, + "udf", // ARM_INS_UDF, + "udiv", // ARM_INS_UDIV, + "uhadd16", // ARM_INS_UHADD16, + "uhadd8", // ARM_INS_UHADD8, + "uhasx", // ARM_INS_UHASX, + "uhsax", // ARM_INS_UHSAX, + "uhsub16", // ARM_INS_UHSUB16, + "uhsub8", // ARM_INS_UHSUB8, + "umaal", // ARM_INS_UMAAL, + "umlal", // ARM_INS_UMLAL, + "umull", // ARM_INS_UMULL, + "uqadd16", // ARM_INS_UQADD16, + "uqadd8", // ARM_INS_UQADD8, + "uqasx", // ARM_INS_UQASX, + "uqsax", // ARM_INS_UQSAX, + "uqsub16", // ARM_INS_UQSUB16, + "uqsub8", // ARM_INS_UQSUB8, + "usad8", // ARM_INS_USAD8, + "usada8", // ARM_INS_USADA8, + "usat", // ARM_INS_USAT, + "usat16", // ARM_INS_USAT16, + "usax", // ARM_INS_USAX, + "usub16", // ARM_INS_USUB16, + "usub8", // ARM_INS_USUB8, + "uxtab", // ARM_INS_UXTAB, + "uxtab16", // ARM_INS_UXTAB16, + "uxtah", // ARM_INS_UXTAH, + "uxtb", // ARM_INS_UXTB, + "uxtb16", // ARM_INS_UXTB16, + "uxth", // ARM_INS_UXTH, + "vaba", // ARM_INS_VABA, + "vabal", // ARM_INS_VABAL, + "vabd", // ARM_INS_VABD, + "vabdl", // ARM_INS_VABDL, + "vabs", // ARM_INS_VABS, + "vacge", // ARM_INS_VACGE, + "vacgt", // ARM_INS_VACGT, + "vacle", // ARM_INS_VACLE, + "vaclt", // ARM_INS_VACLT, + "vadd", // ARM_INS_VADD, + "vaddhn", // ARM_INS_VADDHN, + "vaddl", // ARM_INS_VADDL, + "vaddw", // ARM_INS_VADDW, + "vand", // ARM_INS_VAND, + "vbic", // ARM_INS_VBIC, + "vbif", // ARM_INS_VBIF, + "vbit", // ARM_INS_VBIT, + "vbsl", // ARM_INS_VBSL, + "vcadd", // ARM_INS_VCADD, + "vceq", // ARM_INS_VCEQ, + "vcge", // ARM_INS_VCGE, + "vcgt", // ARM_INS_VCGT, + "vcle", // ARM_INS_VCLE, + "vcls", // ARM_INS_VCLS, + "vclt", // ARM_INS_VCLT, + "vclz", // ARM_INS_VCLZ, + "vcmla", // ARM_INS_VCMLA, + "vcmp", // ARM_INS_VCMP, + "vcmpe", // ARM_INS_VCMPE, + "vcnt", // ARM_INS_VCNT, + "vcvt", // ARM_INS_VCVT, + "vcvta", // ARM_INS_VCVTA, + "vcvtb", // ARM_INS_VCVTB, + "vcvtm", // ARM_INS_VCVTM, + "vcvtn", // ARM_INS_VCVTN, + "vcvtp", // ARM_INS_VCVTP, + "vcvtr", // ARM_INS_VCVTR, + "vcvtt", // ARM_INS_VCVTT, + "vdiv", // ARM_INS_VDIV, + "vdup", // ARM_INS_VDUP, + "veor", // ARM_INS_VEOR, + "vext", // ARM_INS_VEXT, + "vfma", // ARM_INS_VFMA, + "vfms", // ARM_INS_VFMS, + "vfnma", // ARM_INS_VFNMA, + "vfnms", // ARM_INS_VFNMS, + "vhadd", // ARM_INS_VHADD, + "vhsub", // ARM_INS_VHSUB, + "vins", // ARM_INS_VINS, + "vjcvt", // ARM_INS_VJCVT, + "vld1", // ARM_INS_VLD1, + "vld2", // ARM_INS_VLD2, + "vld3", // ARM_INS_VLD3, + "vld4", // ARM_INS_VLD4, + "vldmdb", // ARM_INS_VLDMDB, + "vldmia", // ARM_INS_VLDMIA, + "vldr", // ARM_INS_VLDR, + "vlldm", // ARM_INS_VLLDM, + "vlstm", // ARM_INS_VLSTM, + "vmax", // ARM_INS_VMAX, + "vmaxnm", // ARM_INS_VMAXNM, + "vmin", // ARM_INS_VMIN, + "vminnm", // ARM_INS_VMINNM, + "vmla", // ARM_INS_VMLA, + "vmlal", // ARM_INS_VMLAL, + "vmls", // ARM_INS_VMLS, + "vmlsl", // ARM_INS_VMLSL, + "vmov", // ARM_INS_VMOV, + "vmovl", // ARM_INS_VMOVL, + "vmovn", // ARM_INS_VMOVN, + "vmovx", // ARM_INS_VMOVX, + "vmrs", // ARM_INS_VMRS, + "vmsr", // ARM_INS_VMSR, + "vmul", // ARM_INS_VMUL, + "vmull", // ARM_INS_VMULL, + "vmvn", // ARM_INS_VMVN, + "vneg", // ARM_INS_VNEG, + "vnmla", // ARM_INS_VNMLA, + "vnmls", // ARM_INS_VNMLS, + "vnmul", // ARM_INS_VNMUL, + "vorn", // ARM_INS_VORN, + "vorr", // ARM_INS_VORR, + "vpadal", // ARM_INS_VPADAL, + "vpadd", // ARM_INS_VPADD, + "vpaddl", // ARM_INS_VPADDL, + "vpmax", // ARM_INS_VPMAX, + "vpmin", // ARM_INS_VPMIN, + "vpop", // ARM_INS_VPOP, + "vpush", // ARM_INS_VPUSH, + "vqabs", // ARM_INS_VQABS, + "vqadd", // ARM_INS_VQADD, + "vqdmlal", // ARM_INS_VQDMLAL, + "vqdmlsl", // ARM_INS_VQDMLSL, + "vqdmulh", // ARM_INS_VQDMULH, + "vqdmull", // ARM_INS_VQDMULL, + "vqmovn", // ARM_INS_VQMOVN, + "vqmovun", // ARM_INS_VQMOVUN, + "vqneg", // ARM_INS_VQNEG, + "vqrdmlah", // ARM_INS_VQRDMLAH, + "vqrdmlsh", // ARM_INS_VQRDMLSH, + "vqrdmulh", // ARM_INS_VQRDMULH, + "vqrshl", // ARM_INS_VQRSHL, + "vqrshrn", // ARM_INS_VQRSHRN, + "vqrshrun", // ARM_INS_VQRSHRUN, + "vqshl", // ARM_INS_VQSHL, + "vqshlu", // ARM_INS_VQSHLU, + "vqshrn", // ARM_INS_VQSHRN, + "vqshrun", // ARM_INS_VQSHRUN, + "vqsub", // ARM_INS_VQSUB, + "vraddhn", // ARM_INS_VRADDHN, + "vrecpe", // ARM_INS_VRECPE, + "vrecps", // ARM_INS_VRECPS, + "vrev16", // ARM_INS_VREV16, + "vrev32", // ARM_INS_VREV32, + "vrev64", // ARM_INS_VREV64, + "vrhadd", // ARM_INS_VRHADD, + "vrinta", // ARM_INS_VRINTA, + "vrintm", // ARM_INS_VRINTM, + "vrintn", // ARM_INS_VRINTN, + "vrintp", // ARM_INS_VRINTP, + "vrintr", // ARM_INS_VRINTR, + "vrintx", // ARM_INS_VRINTX, + "vrintz", // ARM_INS_VRINTZ, + "vrshl", // ARM_INS_VRSHL, + "vrshr", // ARM_INS_VRSHR, + "vrshrn", // ARM_INS_VRSHRN, + "vrsqrte", // ARM_INS_VRSQRTE, + "vrsqrts", // ARM_INS_VRSQRTS, + "vrsra", // ARM_INS_VRSRA, + "vrsubhn", // ARM_INS_VRSUBHN, + "vsdot", // ARM_INS_VSDOT, + "vseleq", // ARM_INS_VSELEQ, + "vselge", // ARM_INS_VSELGE, + "vselgt", // ARM_INS_VSELGT, + "vselvs", // ARM_INS_VSELVS, + "vshl", // ARM_INS_VSHL, + "vshll", // ARM_INS_VSHLL, + "vshr", // ARM_INS_VSHR, + "vshrn", // ARM_INS_VSHRN, + "vsli", // ARM_INS_VSLI, + "vsqrt", // ARM_INS_VSQRT, + "vsra", // ARM_INS_VSRA, + "vsri", // ARM_INS_VSRI, + "vst1", // ARM_INS_VST1, + "vst2", // ARM_INS_VST2, + "vst3", // ARM_INS_VST3, + "vst4", // ARM_INS_VST4, + "vstmdb", // ARM_INS_VSTMDB, + "vstmia", // ARM_INS_VSTMIA, + "vstr", // ARM_INS_VSTR, + "vsub", // ARM_INS_VSUB, + "vsubhn", // ARM_INS_VSUBHN, + "vsubl", // ARM_INS_VSUBL, + "vsubw", // ARM_INS_VSUBW, + "vswp", // ARM_INS_VSWP, + "vtbl", // ARM_INS_VTBL, + "vtbx", // ARM_INS_VTBX, + "vtrn", // ARM_INS_VTRN, + "vtst", // ARM_INS_VTST, + "vudot", // ARM_INS_VUDOT, + "vuzp", // ARM_INS_VUZP, + "vzip", // ARM_INS_VZIP, + "wfe", // ARM_INS_WFE, + "wfi", // ARM_INS_WFI, + "yield", // ARM_INS_YIELD, |